উচ্চ-গতিৰ FPGAs ত ডিফাৰেন্সিয়েল অচিলেটৰৰ প্ৰয়োগ
ডিফাৰেন্সিয়েল অচিলেটৰৰ উচ্চ-গতিৰ FPGA ডিজাইনত অতি গুৰুত্বপূৰ্ণ প্ৰয়োগ আছে, বিশেষকৈ ঘড়ীৰ সঠিকতা, এন্টি-ইণ্টাৰফেৰেন্স ক্ষমতা, আৰু সংকেতৰ অখণ্ডতা, যেনে:
উচ্চ-গতিৰ ক্ৰমিক আন্তঃপৃষ্ঠসমূহ (পিচিআইই, SFP+/QSFP, 10G ইথাৰনেট, DDR4/DDR5)
Multi-চেনেল তথ্য আহৰণ ব্যৱস্থাপ্ৰণালী
উচ্চ-গতিৰ যোগাযোগ ব্যৱস্থা (SERDES)
নিখুঁত সমন্বয় ব্যৱস্থা (টাইমষ্টেম্পিং, ADC/DAC ড্ৰাইভিং)
ডিফাৰেন্সিয়েল অচিলেটৰ কি?
এটা ডিফাৰেন্সিয়েল অচিলেটৰ হৈছে এটা সক্ৰিয় স্ফটিক দোলক যিয়ে ডিফাৰেন্সিয়েল সংকেত (যেনে LVDS, LVPECL, HCSL) আউটপুট কৰে, দুটা ঘড়ী সংকেত (CLK+ আৰু CLK−) উৎপন্ন কৰে যিবোৰ ইটোৱে সিটোক ওলোটা কৰা হয়। ই পৰম্পৰাগত একক-সমাপ্ত অচিলেটৰ (যেনে, CMOS-আউটপুট অচিলেটৰ)ৰ পৰা পৃথক।
ভিন্নতামূলক সংকেতৰ সুবিধাসমূহ:
|
বৈশিষ্ট্য |
ডিফাৰেন্সিয়েল চিগনেল |
একক-সমাপ্ত সংকেত |
|
এন্টি-ইণ্টাৰফেৰেন্সৰ ক্ষমতা |
শক্তিশালী (সাধাৰণ-ম'ড শব্দ বাতিল কৰা) |
দুৰ্বল |
|
সংকেতৰ অখণ্ডতা |
ভাল, সহজে প্ৰেৰণ কৰিব পৰা-গতিৰ সংকেত |
দুখীয়া |
|
ড্ৰাইভিং ক্ষমতা |
উচ্চ, দীঘলৰ বাবে উপযোগী-দূৰত্ব/উচ্চ-গতিৰ সংক্ৰমণ |
নিম্ন |
|
জিটাৰৰ পৰিৱেশন |
তলৰ |
তুলনামূলকভাৱে অধিক |
উচ্চ-গতিৰ FPGAs ত ডিফাৰেন্সিয়েল অচিলেটৰৰ প্ৰয়োগ
উচ্চ-গতিৰ আন্তঃপৃষ্ঠসমূহৰ বাবে এটা ৰেফাৰেন্স ঘড়ী হিচাপে সেৱা আগবঢ়োৱা
উচ্চ-গতিৰ আন্তঃপৃষ্ঠ যেনে PCIE, 10G/25G ইথাৰনেট, আৰু SATA ৰ দৰে ভিন্নতামূলক প্ৰসংগ ঘড়ী ব্যৱহাৰ কৰিব লাগিব;
100 MHz বা 156.25 MHz ডিফাৰেন্সিয়েল অচিলেটৰ (যেনে, HCSL/LVDS আউটপুট) সাধাৰণতে ব্যৱহাৰ কৰা হয়;
উচ্চ-গতিৰ ট্ৰেন্সচিভাৰ মডিউলসমূহ (ট্ৰেন্সচিভাৰ) যেনে FPGAসমূহৰ ভিতৰত GTX/GTH/GTPৰ এই ভিন্নতামূলক প্ৰসংগ ঘড়ীসমূহৰ প্ৰয়োজন।
✅ সাধাৰণ সংযোগ:
ডিফাৰেন্সিয়েল অচিলেটৰ → FPGA GTREFCLK0/1 (উচ্চ-স্পীড ট্ৰেন্সচিভাৰ ৰেফাৰেন্স ঘড়ী পিন)
ঘড়ী গছৰ মূল ঘড়ীৰ উৎস
বহু-চেনেল উচ্চ-গতি ব্যৱস্থাত, এটা ভিন্নতামূলক অচিলেটৰে এটা ঘড়ী বিতৰণ চিপ (যেনে, SI5341/AD9528) ড্ৰাইভ কৰে, যি তাৰ পিছত একাধিক সমন্বিত ঘড়ী আউটপুট কৰে;
বহু-ADC, DAC, আৰু FPGA যোগাযোগত ঘড়ীৰ প্ৰান্তিককৰণৰ বাবে উপযুক্ত।
✅ গঠন ডায়াগ্ৰাম:
ডিফাৰেন্সিয়েল অচিলেটৰ → ঘড়ী ব্যৱস্থাপনা চিপ (যেনে, PLL / ফেনআউট বাফাৰ)
↓
একাধিক সমন্বিত ঘড়ী → FPGA/ADC/DAC
ড্ৰাইভিং FPGA অভ্যন্তৰীণ PLL/MMCM
ডিফাৰেন্সিয়েল অচিলেটৰসমূহে উচ্চ-গুণগত মান ঘড়ী ইনপুটসমূহ (যেনে, iBUFDS আন্তঃপৃষ্ঠৰ যোগেদি FPGA প্ৰৱেশ কৰা), আৰু অভ্যন্তৰীণ PLL/MMCM এ তাৰ পিছত প্ৰতিটো চিস্টেম মডিউলৰ বাবে ঘড়ীসমূহ আউটপুট কৰে; ই ঘড়ীৰ মান উন্নত কৰে আৰু সামগ্ৰিক চিস্টেম ঘড়ীৰ জিটাৰ হ্ৰাস কৰে।
সাধাৰণ ভিন্নতামূলক আউটপুট ধৰণ আৰু FPGA সুসংগততা
|
আউটপুট ধৰণ |
সাধাৰণ প্ৰয়োগ |
FPGA আন্তঃপৃষ্ঠ সুসংগততা |
|
LVDS |
সাধাৰণ ভিন্নতামূলক দোলক আউটপুট ধৰণ |
সকলো মূলসুঁতিৰ FPGAs দ্বাৰা সমৰ্থিত (GTX/GTH ইনপুট) |
|
HCSL |
PCIe ত ব্যৱহৃত, চাৰ্ভাৰ মাদাৰবৰ্ডত |
প্ৰত্যক্ষভাৱে সমৰ্থিত (যেনে, XILINX PCIE IP Core) |
|
LVPECL |
HIGH-কম্পাঙ্ক, উচ্চ-SWING প্ৰয়োগসমূহ |
বাহ্যিক টাৰ্মিনেচন মিলন আৰু বায়াছ ৰেজিষ্টৰৰ প্ৰয়োজন |
|
CML |
Ultra-high-speed links (>10 GBPs) |
উচ্চ-সমাপ্ত FPGA ট্ৰেন্সচিভাৰৰ দ্বাৰা সমৰ্থিত |
✔ FPGA নিৰ্মাতাই পৰামৰ্শ দিয়া ধৰণে মিল থকা ডিফাৰেন্সিয়েল আউটপুট ধৰণ ব্যৱহাৰ কৰাটো বাঞ্ছনীয়।
ডিফাৰেন্সিয়েল অচিলেটৰ নিৰ্বাচনৰ বাবে পৰামৰ্শ
|
প্ৰাচল |
উপদেশিত মান |
|
কম্পাঙ্ক স্থিৰতা |
±25 পিপিএম বা তাতকৈ উন্নত |
|
ফেজ জিটাৰ (12KHz–20MHz) |
< 1ps RMS (required for high-speed interfaces) |
|
আউটপুট ধৰণ |
LVDS/HCSL পছন্দ কৰা হৈছে, FPGA সুসংগততাৰ ওপৰত নিৰ্ভৰ কৰি |
|
ল'ড ক্ষমতা |
ড্ৰাইভিং ক্ষমতা 15pf তকৈ অধিক বা সমান বা ঘড়ীৰ চিপ মিলাই |
|
উষ্ণতাৰ পৰিসৰ |
ঔদ্যোগিক গ্ৰেড (-৪০ ডিগ্ৰী ~ {{১}} ডিগ্ৰী ) বা বহল |
প্ৰটোকলক অগ্ৰাধিকাৰ দিয়ক-পৰামৰ্শ দিয়া কম্পাঙ্কসমূহ:
পিচিআইই: ১০০ মেগাহাৰ্টজ;
SFP+/10g ইথাৰনেট: ১৫৬.২৫ মেগাহাৰ্টজ;
২৫গ্ৰাম/৪০গ্ৰাম ইথাৰনেট: ৩১২.৫ মেগাহাৰ্টজ;
JESD204B/C: ২৫০ মেগাহাৰ্টজ, ৩১২.৫ মেগাহাৰ্টজ, ৬২৫ মেগাহাৰ্টজ আদি।
চৰকাৰী FPGA নথিপত্ৰত পৰামৰ্শ দিয়া ঘড়ী পৰিসীমা চাওক;
লো জিটাৰ জটিল:
RMS jitter < 0.5 ps (উচ্চ-গতিৰ আন্তঃপৃষ্ঠসমূহৰ বাবে প্ৰয়োজনীয়);
PCIE, JESD204C, আৰু 10g/25g ইথাৰনেটৰ বাবে বিশেষভাৱে গুৰুত্বপূৰ্ণ।
✅ উচ্চ-গতিৰ FPGAs ত ডিফাৰেন্সিয়েল অচিলেটৰৰ সাধাৰণ কম্পাঙ্ক
|
ফ্ৰিকুৱেন্সি (MHz) |
আবেদন পৰিস্থিতি |
মন্তব্য |
|
100 |
PCIE GEN1/GEN2; সাধাৰণ উচ্চ-স্পীড লজিক চিষ্টেমসমূহ |
অতি সাধাৰণ, HCSL/LVDS সমৰ্থন কৰে |
|
125 |
গিগাবিট ইথাৰনেট |
GMII, SGMII ৰ দৰে আন্তঃপৃষ্ঠৰ বাবে উপযোগী |
|
156.25 |
10G ইথাৰনেট (10GBase-R/XAUI), SFP+, QSFP, CEI আন্তঃপৃষ্ঠ, ইত্যাদি। |
উচ্চ-গতিৰ বাবে প্ৰামাণিক কম্পাঙ্ক |
|
200 |
DDR4 ঘড়ী, মাল্টি-ট্ৰেন্সচিভাৰ ৰেফাৰেন্স ফ্ৰিকুৱেন্সি হাৰ |
সাধাৰণতে উচ্চ ঘড়ী সৃষ্টি কৰিবলৈ কম্পাঙ্ক গুণনৰ বাবে ব্যৱহাৰ কৰা হয় |
|
212.5 |
JESD204B/C তথ্য ৰূপান্তৰ সংযোগসমূহ |
উচ্চ-কম্পাঙ্ক অধিগ্ৰহণ যোগাযোগ আন্তঃপৃষ্ঠসমূহৰ বাবে প্ৰামাণিক কম্পাঙ্ক |
|
250 |
উচ্চ-গতিৰ ADC/DAC ব্যৱস্থা, কিছুমান JESD204C ব্যৱস্থাপ্ৰণালী |
অধিক কঠোৰ জিটাৰৰ প্ৰয়োজনীয়তা |
|
312.5 |
25G ইথাৰনেট (25Gbase-R), উচ্চ-গতিৰ অপটিকেল যোগাযোগ ব্যৱস্থাপ্ৰণালী |
ডিফাৰেন্সিয়েল আউটপুট প্ৰায়ে CML/LVPECL হয় |
|
322.265625 |
CPRI (6.144 GBPS) |
যোগাযোগ ভিত্তি ষ্টেচন FPGAS ত ব্যৱহৃত |
|
644.53125 |
CPRI (12.288 GBPS), JESD204C উচ্চ-গতিৰ সংযোগসমূহ |
আল্ট্ৰা-উচ্চ-গতিৰ আন্তঃপৃষ্ঠসমূহ, আল্ট্ৰা-নিম্ন জিটাৰ অচিলেটৰসমূহৰ প্ৰয়োজন |
|
আন কিছুমান (ব্যৱহাৰকাৰী-সংজ্ঞায়িত) |
লক্ষ্য কম্পাঙ্ক সৃষ্টিৰ বাবে PLL লৈ নিৰ্দিষ্ট কম্পাঙ্ক ইনপুট |
গুণন কাৰকৰ বাবে PLL সমৰ্থন নিশ্চিত কৰিব লাগিব |
✔ নিৰ্দিষ্ট মডেলৰ বাবে, Hangjing বিক্ৰী বা কাৰিকৰী অভিযন্তাৰ সৈতে যোগাযোগ কৰাটো বাঞ্ছনীয়।
সাৰাংশ
|
সামগ্ৰী |
ডিফাৰেন্সিয়েল অচিলেটৰৰ সুবিধাসমূহ |
|
শুদ্ধতা |
কম জিটাৰ, সুস্থিৰ কম্পাঙ্ক |
|
এন্টি-ইণ্টাৰফেৰেন্স |
শক্তিশালী, ভাল সাধাৰণ-ম'ড শব্দ দমন |
|
বেগ |
GHz-স্তৰৰ উচ্চ-গতিৰ সংক্ৰমণ সমৰ্থন কৰে |
|
দৰ্খাস্ত |
PCIE, SFP, DDR4/5, ADC, DAC, সমন্বয় ব্যৱস্থা, ইত্যাদি। |
ডিফাৰেন্সিয়েল অচিলেটৰসমূহ আধুনিক উচ্চ-গতিৰ FPGA চিস্টেমসমূহৰ প্ৰায় এটা প্ৰামাণিক উপাদান আৰু হৈছে উচ্চ-গতিৰ যোগাযোগ আৰু ব্যৱস্থাপ্ৰণালীৰ সমন্বয় পৰিৱেশন নিশ্চিত কৰা মূল ডিভাইচসমূহ।
যদি আপোনাৰ এটা নিৰ্দিষ্ট FPGA মডেল আছে (যেনে Xilinx Zynq UltraScale+, Intel Stratix 10), ডিফাৰেন্সিয়েল অচিলেটৰ মডেল, বা যোগাযোগ আন্তঃপৃষ্ঠ প্ৰয়োজনীয়তা (যেনে PCIE Gen3/SFP+), Suzhou Hangjing-এ আপোনাক আটাইতকৈ উপযুক্ত ঘড়ী বিন্যাস আঁচনি আৰু আঁচনিমূলক সংযোগ ডিজাইনৰ পৰামৰ্শ দিব পাৰে।